傳台積電2奈米良率提高6% 可節省數十億美元

台積電（2330）預計將於明年下半年開始使用2奈米製程，根據外媒tomshardware報導，根據台積電內部消息指出，團隊已成功將測試晶片良率提高6%，可替客戶省下數十億美元。

報導指出，根據一名自稱金博士的台積電員工，並未透露台積電是否提高了SRAM測試晶片或邏輯測試晶片的良率。不過台積電將於明年1月才開始提供2奈米技術的穿梭測試晶圓服務，不太可能提高最終採用2奈米製造的實際晶片原型的產量。

★【理財達人秀】鮑爾緩降息 台股嚇免驚? 黃仁勳要來 大戶留守股!★

提高SRAM（靜態隨機存取記憶體）和邏輯測試晶片的良率確實非常重要，因為它可以為客戶節省大量成本，從更高的良率中受益。

台積電的2奈米製程將是該公司第一個使用環柵 (GAA) 奈米片電晶體的製造工藝，預計將大幅降低功耗、提高性能和電晶體密度。特別是，台積電的GAA奈米片電晶體不僅比3nm FinFET電晶體更小，而且透過提供改進的靜電控制和減少洩漏而不影響性能，可以實現更小的高密度SRAM位元單元。他們的設計增強了閾值電壓調節，確保可靠運作並允許邏輯電晶體和SRAM單元進一步小型化。然而，台積電必須學習如何生產具有良好產量的全新電晶體。

在相同的電晶體數量和頻率下，使用2奈米製程製造的晶片預計比使用N3E製程的晶片多消耗25%～30%的功耗，在相同的電晶體數量和功率下提供10%至15%的性能改進，並且與N3E製造的半導體相比，電晶體密度增加了15%，同時保持相同的速度和功率。

台積電預計將於2025年下半年（可能是2025年末），開始採用N2製造製程大規模生產晶片。

（封面圖／東森新聞）