個股：聯電(2303)與Cadence合作開發28奈米HPC+製程中類比/混合信號流程認證

晶圓代工二哥聯電(2303)宣布Cadence類比/混合信號(AMS)晶片設計流程已獲得聯電28奈米HPC+製程的認證。透過此認證，Cadence和聯電的共同客戶可以於28奈米HPC+製程上利用全新的AMS解決方案，去設計汽車、工業物聯網(IoT)和人工智慧(AI)晶片。

此完整的AMS流程是基於聯電的晶圓設計套件(FDK)所設計的，其中包括具有高度自動化的電路設計、佈局、簽核和驗證流程的一個實際示範電路，讓客戶可在28奈米的HPC+製程上實現更無縫的晶片設計。

Cadence AMS流程結合經客製化確認的類比/數位驗證平台，並支持更廣泛的Cadence智能系統設計策略，加速SoC設計的卓越性。AMS流程具有整合標準元件數位化的功能，非常適合數位輔助類比的設計，是客戶使用28奈米HPC+製程，開發汽車、工業物聯網和AI應用的解決方案。

經過認證的完整AMS流程包括Virtuoso模擬設計環境(ADE)，Virtuoso圖形編輯器，Virtuoso佈局套件，Virtuoso空間基礎繞線器，Spectre平行加速模擬器(APS)，帶有整合Xcelium平行邏輯模擬引擎的Spectre AMS Designer，Voltus-Fi客制化電源完整性解決方案，Innovus實施系統，Quantus寄生效應萃取解決方案和物理驗證系統(PVS)。

Cadence的客製化IC與PCB部門產品管理副總Wilbur Luo表示：「Cadence與聯電合作，提供了經28HPC+技術認證的AMS整合設計流程，此認證使得聯電的客戶得以利用最先進的功能工具組，進行電路設計、性能與可靠性驗證、自動佈局以及區塊和晶片整合，使他們能夠在汽車、工業物聯網和AI應用晶片設計上更有十足的把握。」

聯電量產就緒的28奈米HPC+製程採用高介電係數／金屬閘極堆疊技術，廣泛支援各種元件選項，以提升彈性及符合效能需求，同時針對多樣的產品系列，例如應用產品處理器、手機基頻、Wi-Fi，數位電視 / 機上盒，毫米波等具備高介電係數／金屬閘極堆疊及豐富的元件電壓選項、記憶體位元組及降頻／超頻功能，有助於系統單晶片設計公司推出效能及電池壽命屢創新高的產品。

聯電矽智財研發暨設計支援處處長林子惠同時表示：「透過與Cadence的合作，結合Cadence AMS流程和聯電設計套件，開發了一個全面而獨特的設計流程，為我們在28奈米HPC+製程技術的晶片設計客戶提供可靠與高效的流程。」