產業：Cadence攜輝達開發全自主虛擬工程師，ChipStack AI超級代理H2開放

Cadence(Nasdaq: CDNS)發表業界首款由NVIDIA驅動、用於晶片設計之全自主虛擬工程師，ChipStack AI超級代理的Level-5全自主能力及AgentStack編排框架，預計將於2026年下半年開放給前期採用（early-access）客戶。

Cadence於COMPUTEX 2026宣布推出業界首款全自主虛擬代理AI設計工程師，揭示其ChipStack AI超級代理已拓展至Level-5自主性，該全新代理AI功能建構於Cadence AI驅動EDA產品組合上，並結合NVIDIA Nemotron模型、由NVIDIA OpenShell執行期環境（runtime）提供安全防護，協助客戶在自動化工作流程中運行動態模擬。

在NVIDIA內部，數千名工程師每年花費數十億小時的運算時間執行數百萬次的測試以驗證其設計。如今，NVIDIA每位工程師將使用ChipStack代理，搭配Cadence Xcelium邏輯模擬與Jasper形式驗證來運行數百次動態模擬，實現超過40倍速度的RTL驗證週期，並將典型的五週驗證周期縮短至不到一天，大幅加速複雜半導體設計中的驗證。

「我們看到客戶在使用AI，讓他們的工程專家能更快、更有信心地迎接更具野心的晶片設計，」Cadence系統驗證事業部資深副總裁暨總經理Paul Cunningham表示。「透過ChipStack AI超級代理，我們正從『輔助工程師的AI』，演進到能夠執行實際設計與驗證工作的『自主虛擬工程師』。」

ChipStack AI超級代理目前在Level-5自主性下運作，能獨立執行複雜的晶片設計與驗證工作流程，同時允許工程師根據需要進行檢查、引導與協作。與協作環境的原生整合，以及對Codex或Claude Code等工具的相容性，為自主活動提供了透明度，協助團隊隨時掌握系統的進度與決策。

ChipStack AI超級代理能評估中間結果、決定下一步行動，並在規格理解、RTL生成、驗證規劃、形式分析、模擬、除錯與設計收斂等任務中自我迭代以達成收斂。這將工程師從執行單一任務轉變為監督結果與引導意圖，因為在頂尖的佈署中，自主驗證工作流程已將傳統上耗時數週的驗證週期縮短至不到一天。

本次發布反映了Cadence在NVIDIA技術助力下，於代理AI領域的驚人創新速度。繼2025年11月收購ChipStack後，Cadence隨即於2026年2月推出首款產品，並在4月的CadenceLIVE大會上將其擴展為AI超級代理產品組合，發表用於客製與類比設計的ViraStack AI超級代理、用於數位實現與簽核的InnoStack AI超級代理，以及作為跨設計堆疊、調度代理工作流程編排框架的Cadence AgentStack。