個股：台積電(2330)SoW、SoIC浮出水面，CPO的COUPE下半年進入on substrate

台積電(2330)昨日技術論壇上，清晰可見先進封裝重要性已經大增，並成為下世代半導體先進製程的決戰點，相關技術除了台積電業務開發及全球業務資深副總經理暨副共同營運長張曉強所說的，台灣走在路上沒人不知道的『CoWoS』之外，還多次提及SoW、SoIC，以及大家都該關注的COUPE。而COUPE也正是現下最夯的CPO的封裝技術，台積電揭露了，今年下半年要量產的是on substrate。

首先在系統級晶圓（TSMC-SoW）技術部分，台積電分析，SoW是一項創新的晶圓級整合技術，能整合邏輯與HBM晶粒，以應對AI訓練對運算能力日益增長的需求，SoW使中介層尺寸放大超過40倍光罩尺寸，允許最多整合64個HBM與16個運算晶片，並為實現完整的系統整合提供了一個極佳的替代平台。

而台積電用於邏輯晶粒整合的SoW-P已自2024年起開始量產。更先進的SoW-X技術可整合邏輯與HBM晶粒，則預計於2029年就緒。

至於TSMC-SoIC技術部分，台積電提到，相較於2.5D互連的CoWoS，具備3D互連的SoIC提供56倍的連接密度與5倍的功耗效率。具備9μm接合間距（bond pitch）的N7對N7 SoIC已自2023年開始量產，而6μm接合間距的版本則已於2025年進入量產。SoIC技術將持續微縮至具備6μm接合間距的N2對N2堆疊，預計2028年開始量產，並於2029年實現具4.5μm接合間距的A14對A14堆疊。

至於CPO的封裝，台積電主導與創造的便是緊湊型通用光子引擎（COUPE）技術，光學晶片要離主晶片越近，傳輸越好、耗損越小，在台積電的研發上，主要可以分成幾個階段，首先是on PCB，再來是on substrate，預計今年下半年要量產，最後階段是on interposer。

事實上，COUPE將整合共同封裝光學（CPO）解決方案，與傳統銅線相比，基板上搭載COUPE的CPO可提供4倍的功耗效率且延遲減少90%，藉由在中介層上使用COUPE技術，效能可進一步提升，實現10倍的功耗效率與延遲減少95%。

台積電也補充，搭載COUPE技術的全球首個200Gbps微環調變器（MRM）將於2026年進入量產，採用COUPE技術的MRM在優異的製程控制下，實現低於1E-08的位元誤差率。此外，台積電也將持續擴展，以讓400Gbps的調變器、多波長技術與多列光纖陣列單元，於2030年實現4Tbps/mm的頻寬密度。