長鑫存儲試產HBM3！ 韓媒揭「慘烈良率」關鍵致命傷曝光

TSV經驗非一日之功。中國記憶體巨頭長鑫存儲試產HBM3良率僅25%，100顆中近80顆遭淘淘汰，暴露出與韓廠4至5年的技術懸殊。

良率25%的產能困境

根據《朝鮮商業》報導，中國最大DRAM業者長鑫存儲雖已著手進行第4代高頻寬記憶體（HBM3）試產，但初期良率卻停滯 在25%左右，僅達業界視為大批量產基準線「黃金良率」80%的三分之一。相較SK海力士同款產品自2022年量產並取得90%以上良率，雙方差距顯著。長鑫存儲目前正將少量產出的HBM樣品供應給阿里巴巴旗下T-Head、寒武紀等中國本土企業，持續進行良率改善工作。

★【理財達人秀】升息洗盤 再次貪婪 營收開獎飆 黑馬搶賺誰 ★

前後段工序層層卡關

了解內情的半導體設備行業高層人士透露，長鑫存儲的HBM3 8層堆疊（8-Hi）產品在「前段工序」良率僅約30%，而順利通過前段的產品進入「後段工序」後，也僅有約70%能被認證為最終良品。換言之，每開始製作100個HBM3產品，就有近80個會在最終測試中被淘汰。半導體設備業界人士解釋，CXMT用於HBM的「G4」（17奈米級）製程所生產的普通DRAM本身並無大礙，但用於HBM的DRAM晶粒（Die）面積比一般產品更大，且電氣規格要求極為苛刻，即便是相同製程，要通過合格標準也困難得多。這意味著CXMT在製造普通DRAM的基礎實力上雖已達相當水準，但在將其轉化為HBM高效能產品時卻遇到了瓶頸。

TSV技術力不足成致命傷

業界普遍認為，這道瓶頸的核心在於矽穿孔工序。TSV是將DRAM多層堆疊時，垂直貫穿各層以傳輸電氣訊號的微細銅佈線技術。該工序需將DRAM晶圓磨薄至僅數十微米，再於薄矽板上鑽出數千個微孔並以銅填滿，只要有一個孔洞偏移或未填滿，整層就會報廢，精密度要求極高。

根據半導體分析機構Nomad Semi的分析，三星電子在HBM2基準下每張晶粒鑽有5,000個以上的TSV，SK海力士HBM3更達8,000個以上；相對地，CXMT僅約3,000個左右。雖然少鑽TSV可降低工序難度，但代價是犧牲了資料處理速度（頻寬），即便如此，CXMT的良率仍遠落後於三星與SK海力士。業界預估，CXMT在8層堆疊就面臨如此低迷的良率，未來若挑戰12層等更高堆疊，恐將遭遇更大困難。

（封面示意圖/AI生成）