選單 首頁 搜尋
東森財經新聞台 Apps
於 免費下載
下載
首頁財經新聞 > 其它 > 產業:英特爾推動摩爾定律,揭露結合晶片背部供電和直接背部接觸3D堆疊技術

產業:英特爾推動摩爾定律,揭露結合晶片背部供電和直接背部接觸3D堆疊技術

2023/12/12 13:05 財訊快報/記者李純君報導

英特爾公開多項技術,為公司未來的製程藍圖保留了豐富的創新發展,凸顯摩爾定律的延續和進化。在今年IEEE國際電子元件會議(IEDM)上,英特爾釋出結合晶片背部供電和直接背部接觸的3D堆疊CMOS(互補金屬氧化物半導體)電晶體的最新進展,同時分享了最新晶片背部供電(例如背部接觸)的研發突破,並率先市場在同一片300 mm(12吋)晶圓、而非在封裝上成功展示整合矽電晶體與氮化鎵(GaN)電晶體的大規模3D單晶。

英特爾資深副總裁暨元件研究部總經理Sanjay Natarajan表示:「我們正進入製程技術的埃米世代(Angstrom era),展望四年五節點的計畫,持續創新比以往更加重要。在IEDM 2023上,英特爾展示了推動摩爾定律的相關研究進展。」

全球對於運算的需求呈現指數型增長,電晶體微縮和晶片背部供電是有助於滿足此運算需求的兩大關鍵。英特爾透過堆疊電晶體,證明由不同材料製成的電晶體可以整合在同一晶圓上。

英特爾最近發布的製程技術藍圖,包括PowerVia晶片背部供電技術、用於先進封裝的玻璃基板和Foveros Direct封裝技術,預計將在2030年前投入生產。

在IEDM 2023大會上,英特爾揭露已確立如何透過有效堆疊電晶體、持續達成微縮的關鍵研發領域,再結合晶片背部供電和背部接觸技術,推動電晶體架構技術發展。除了改善晶片背部供電和採用新型二維電子通道材料(2D channel materials),英特爾也將致力延續摩爾定律,在2030年達成單一封裝內含1兆個電晶體。

英特爾的3D堆疊CMOS電晶體,結合晶片背部供電和背部接觸技術,可在小至60奈米(nm)的微縮閘極間距,垂直堆疊互補場效電晶體(Complementary Field Effect Transistors,CFET)。堆疊電晶體可以縮減元件占用面積,達到效能最佳化,同時結合背部供電和直接背部接觸技術,凸顯英特爾在環繞式閘極場效電晶體(Gate-All-Around FET)領域的地位,展現RibbonFET的創新能力。

此外,英特爾的PowerVia將於2024年量產,是晶片背部供電的首波成果之一。而英特爾在同一片300 mm晶圓上成功整合矽電晶體和GaN電晶體,並證明其性能良好。英特爾也推進2D電晶體領域的研發,在IEDM 2023大會上,英特爾展示用於CMOS關鍵元件NMOS(n通道金屬氧化物半導體)和PMOS(p通道金屬氧化物半導體)的高遷移率TMD電晶體原型。英特爾也展出環繞式閘極2D TMD PMOS電晶體,以及在300 mm晶圓上製造的2D PMOS電晶體。

 

【往下看更多】
網酸具俊曄吃軟飯?一票南韓巨星喊他「大哥」 驚人財力曝光
老牌飯店淪淫窟!警逮4泰女「全是變性人」 老司機崩潰了
高雄驚傳碎屍連續殺人魔!兇嫌曾犯重刑遭特赦 鄰居曝「恐怖舉動」

 

【熱門排行榜】
身體不適去買藥! 她臨停彩券行門口「很歹勢」 順手買張刮刮樂爽中百萬
紙吸管太荒謬! 川普預告「回歸使用塑膠」 網敲碗:快跟進
43歲台大教授癌逝! 生前後悔「常吃2食物」 專家說話了
FB分享
字體變大
字體變小
加入Facebook粉絲團
訂閱Youtube頻道
收合