不只賣DRAM！ 告別晶片電壓下陷的「護心鏡」 3台廠已悄悄布局

AI晶片功耗猛增引發電壓下陷危機，讓關鍵去耦元件「矽電容」成為供電救援新星！口袋證券分析，台灣具備DRAM立體結構與精密製程實力的記憶體大廠，包含愛普、力積電與華邦電，正憑藉技術轉型優勢，全力搶攻先進封裝高密度供電的新賽道。

矽電容成關鍵解方

口袋證券表示，GPU、ASIC等AI晶片在大量運算單元瞬間切換工作狀態時，電流需求會快速改變。若供電網路無法及時響應，就可能出現電壓下陷與雜訊，進而影響系統運作穩定性。為了維持「電源完整性」，去耦電容透過暫時儲存與釋放電荷，提供局部電流支援。其中，矽電容利用半導體製程形成薄型、高密度的電容結構，極有利於配置在晶片附近或直接嵌入封裝內部，能顯著縮短電氣路徑並改善去耦效果。

★【理財達人秀】超級財報 蓄積利多 法人保底股 委屈主力軍 ★

DRAM經驗無縫轉移 

口袋證券談到，典型DRAM記憶單元由1個電晶體與1個電容組成，利用電荷狀態儲存資料。隨著元件縮小，製造商發展出細長、立體化的電容結構，這些在立體結構、精密蝕刻及薄膜沉積上長期累積的經驗，與矽電容製造需求有高度關聯，為業者奠定了可延伸的研發與量產基礎。不過應用於供電時，仍須配合產品耐壓、漏電、可靠度與封裝連接方式重新設計。從經營角度來看，沿用既有製程能降低新產品導入門檻，但若與DRAM共用瓶頸設備，投片安排將牽動原有記憶體產能，因此設備使用效率、良率、客戶認證與長期訂單配置都是關鍵觀察面向。

高密度＋低電感系統效益極致化

在規格比較上，口袋證券說明，矽電容的關鍵指標為「電容密度」（常以nF／mm²表示），密度越高代表相同面積可配置更多電容量，有助於因應封裝空間限制。另一關鍵則是「等效串聯電感（ESL）」，當電流快速變動時，元件與連接路徑的電感會影響電壓波動，因此配置位置、接點與迴路設計至關重要。高密度電容必須搭配低電感連接與適當佈局才能發揮效益，而傳統MLCC也有低電感產品，可依不同位置與頻率需求與矽電容共同配置。

3台廠搶攻先進封裝商機

在全球參與者中，包含村田等被動元件廠以及整合深溝槽電容的台積電皆已投入戰場。口袋證券指出，在台灣供應鏈方面，具有DRAM技術背景的業者則在設計與製造端扮演不同角色：

• 愛普（6531）：以 DRAM 堆疊式電容技術發展 S-SiCap，涵蓋獨立式矽電容與整合電容的中介層，重點在技術及產品設計，並透過晶圓與後段合作夥伴供應產品。
• 力積電（6770）：具備記憶體與邏輯製程平台，將矽電容相關 IPD、矽中介層等納入 3D AI Foundry 布局，扮演晶圓製造與製程整合角色。
• 華邦電（2344）：具有 DRAM 設計與製造基礎，已在法說資料中將 Si-Cap 列為後續業務發展方向，呈現記憶體業者向先進封裝相關應用延伸的布局。

口袋證券強調，矽電容的競爭建立在高密度電容製程、量產能力與封裝整合之上，而DRAM經驗正是台廠在這場AI供電卡位戰中的重要基礎。

（封面示意圖/AI生成）