半導體中心攜手旺宏 開發新型3D DRAM 力拚HBM首選

國研院半導體中心今天表示，與旺宏電子合作開發出新型3D動態隨機存取記憶體（3D DRAM）雛形，具體積小、高頻寬、能耗低、耐用度高等優勢，是全世界最早開發出此種新型3D DRAM的團隊之一，布局未來5年至10年的前瞻技術需求，有望成為AI晶片的HBM記憶體首選。

人工智慧（AI）晶片需要進行大量、快速的資料運算，在現在的AI晶片整體架構中，是利用半導體封裝技術，將2D平面製作的動態隨機存取記憶體（DRAM）層層堆疊及串連在一起，製作高頻寬記憶體（HBM）。

★【理財達人秀】關稅報復恐慌 402怎安度? 破底日!資減鑽石股撿便宜?★

然而，記憶體的頻寬仍受到封裝技術上的限制，加上現有DRAM耗能也高，增加AI晶片的總耗電量，因此，如何製造出更高頻寬、即傳輸訊號更快，更高密度、即更大容量，且更低耗能的HBM，成為目前全世界各研發單位及記憶體大廠的主軸研發方向。

國科會轄下國家實驗研究院台灣半導體研究中心今天召開記者會宣布，與台灣記憶體製造大廠旺宏電子公司合作，成功開發出新型3D DRAM雛形及結構。

國研院半導體中心研究員楊智超說明，這一新型3D DRAM，不使用傳統記憶體中體積較大的電容，而是以2顆氧化銦鎵鋅（IGZO）電晶體串聯而成，可將0與1的訊號儲存在2顆電晶體之間；這種無電容的新型結構設計，讓記憶體尺寸變得更小，因而在進行3D堆疊時能更緊密，也消除電容造成讀寫速度慢及耗能高的缺點。

楊智超指出，此新型3D DRAM除應用半導體中心「積層型3D晶片製程服務平台」，另一項技術重點是透過旺宏電子的Bit-Cost Scalable專利製程技術，先將許多層記憶體的電流通道做垂直堆疊，再利用一次性的蝕刻，將記憶體單元陣列製作出來，大幅減少3D堆疊記憶體的製程步驟，節省製作時間、降低成本。

現階段AI晶片處理大量資料時，會面臨傳輸塞車的瓶頸，楊智超表示，這一新型高密度、高頻寬3D動態隨機存取記憶體，可大幅度提升資訊傳輸與處理的速度，有望成為AI晶片的HBM記憶體首選，好比在原本僅有一座中央電梯的摩天大樓中，每一層樓都加裝手扶梯，有效縮短訪客抵達目標樓層的時間。

楊智超也提到，目前全世界僅有數個頂尖研究團隊提出此種3D DRAM的雛形及結構，均仍在實驗階段，且主要是為了布局未來5年至10年的前瞻技術需求，半導體中心與旺宏電子的合作成果，未來若順利導入量產，台灣將能在全世界建立起領先的地位。

（封面示意圖／Pexels）