HBM4功耗暴降45%！台積電3DFabric平台展現硬實力

台積電處長陳燕銘今天表示，AI運算效能不斷升級，台積電3DFabric平台可提升運算密度與HBM記憶體頻寬、升級COUPE矽光子技術並改善散熱，而CoWoS封裝則可加速AI運算規模。

SEMICON Taiwan國際半導體展將於9月2日登場，異質整合高峰論壇今天舉行。針對人工智慧AI領域的晶片異質整合趨勢，陳燕銘指出，AI效能升級持續驅動電晶體和異質整合設計發展，系統協同技術優化（STCO）對新一代AI系統電源傳輸和降低散熱等非常關鍵，生態系合作對於半導體設計、架構、材料以及工具的創新也很關鍵。

★【理財達人秀】通膨連爆 絕境反攻 委屈大營家 誰先搶先贏 ★

陳燕銘進一步指出，AI運算效能升級每年成長5倍，AI推理應用更帶動詞元（Token，AI模型的最小運算單位）數倍增加，台積電的3DFabric三維矽堆疊（3D Silicon Stacking）平台，整合先進矽技術和系統整合晶片（SoIC）3D晶片堆疊、COUPE矽光子技術、CoWoS先進封裝等，可提升處理運算密度、高頻寬記憶體（HBM）存取速度和傳輸頻寬、多堆疊互連、以及供電散熱和冷卻等效能，因應AI平台異質整合升級需求。

其中在先進矽技術和SoIC布局，陳燕銘表示已規劃到2029年，A14邏輯晶片製程鍵合間距（Bond pitch）可推進至4.5微米（μm）。

此外，台積電先進矽技術也切入HBM基礎晶片（Base Die）。陳燕銘表示，HBM4 Base Die採用台積電N12技術，功耗可降低超過45%、頻寬可提高2.5倍，台積電持續透過N3基礎晶片製程提升下一代HBM效能，頻寬可再提高2.5倍。

在緊湊型通用光子引擎COUPE（Compact Universal Photonic Engine）技術，陳燕銘指出，透過SoIC平台鍵合光子積體電路（PIC）與電子積體電路（EIC），COUPE技術可整合多樣光學元件。

陳燕銘說，COUPE技術整合光學引擎（OE）可提升能效並降低延遲，台積電持續提升COUPE和共同光學封裝（CPO）效能，未來規劃COUPE置位從電路板、基板朝向中介層（COUPE on Interposer）發展，進一步提升功耗效能及再降低延遲。

在CoWoS先進封裝，陳燕銘指出，隨著光罩尺寸擴大，台積電CoWoS可整合更多系統單晶片（SoC）、SoIC、HBM、COUPE以及其他關鍵元件，可整合24個HBM，大於14倍光罩尺寸的CoWoS版本，預計2029年可實現。

陳燕銘引述數據預期，從2024年到2029年，在單一CoWoS先進封裝可整合的AI運算電晶體數量，將成長超過48倍，單一CoWoS封裝內的HBM頻寬規模則可增加34倍。透過台積電的STCO方案，在AI和高效能運算（HPC）異質整合平台上，透過實際案例已明顯達到散熱以及冷卻的效能。

（封面圖／東森新聞）