從晶圓到系統！ CPO四道關卡全拆解 台廠供應鏈陣容曝光

當AI資料中心機櫃規模持續擴大，銅線互連逼近物理極限，CPO成為下一代關鍵方案，但其量產前必須通過至少四道涉及光電雙重邏輯的檢測關卡。口袋證券表示，CPO檢測正從晶圓端延伸至系統級驗證，包含旺矽、高明鐵、萬潤與鴻勁等台灣供應鏈已於各關卡搶先布局。

光電混測複雜度升級

共封裝光學（CPO）的核心是將光學引擎（OE）與交換晶片或運算晶片整合封裝，用光路取代銅線以降低功耗與延遲。光學引擎由光子積體電路（PIC）與電子積體電路（EIC）鍵合而成。傳統EIC測試以電學為主，但PIC包含光耦合器、調變器與光波導等眾多光學元件，使得測試必須同時處理電學、光學及光電交互作用。以台積電COUPE平台為例，其採用SoIC Face-to-Face堆疊技術將EIC與PIC混合鍵合，預計於2026年進入量產。

★【理財達人秀】空單爆表 還有得逃? 套牢搶反彈 資減法人股 ★

CPO檢測四道關卡

業界將CPO檢測分為四個層級，各階段對應不同的核心技術與檢測重點：

• Insertion 1（PIC晶圓測試）： 針對未鍵合的PIC進行晶圓級光電直流測試與垂直耦合量測，確認光功率與暗電流等基礎特性。在源頭篩掉不良品，可避免後續損耗高成本的先進製程EIC。
• Insertion 2（上電下高速ATE整合光探針雙邊測試）： 結合高速ATE與光探針進行E/O混測，極度考驗探針精度與訊號完整性，是目前自動化難度最高、最易瓶頸的環節。
• Insertion 3（光引擎組裝測試）： 於光學引擎組裝後執行主動耦光對位、光纖陣列單元（FAU）鍵合及光迴環測試，驗證訊號迴路與對位精度。
• Insertion 4（系統級驗證）： 進行FT/SLT最終測試、Burn-in老化測試及液冷整合測試，驗證模組在實際運作與散熱條件下的穩定度。

奈米對位與散熱瓶頸

光學測試的難點在於對位精度。單模光纖纖芯截面積（約78.5平方微米）與光波導截面積（約0.099平方微米）相差將近800倍，若未達奈米級精度將產生嚴重耦合損耗。目前精細對位高度仰賴人工，單顆PIC全檢耗時上百秒。此外，PIC對溫度敏感，雷射光源、驅動晶片與運算晶片等多熱源並存，使測試過程中的散熱控制成為關鍵挑戰。

國際ATE雙雄的布局

由於CPO測試時間與站點增加，測試設備占半導體資本支出比重持續提升。傳統電子ATE大廠Advantest與Teradyne為補齊光學檢測能力，積極開展合作與併購：Advantest聯手探針卡廠FormFactor，Teradyne則併購Quantifi Photonics並與ficonTEC合作。

CPO迎關鍵驗證與出貨潮

CPO檢測的終極目標是將光學測試達到如電學測試般可規模化。2026年下半年為關鍵時點，包含旺矽的wafer level光電測試方案驗證結果開出、高明鐵取得800G與1.6T耦光對位訂單，以及鴻勁OE光電同測設備預計於10月開始出貨。隨著連接器與測試介面規格持續演進，供應鏈動態值得密切關注。

（封面示意圖/AI生成）

{:StarText2: